一、数字电路实验目的
1、掌握TTL集成与非门的逻辑功能和主要参数的测试方法
2、掌握TTL器件的使用规则
3、进一步熟悉数字电路实验装置的结构，基本功能和使用方法
二、实验原理
数字电路实验箱实验采用四输入双与非门74LS20，即在一块集成块内含有两个互相独立的与非门，每个与非门有四个输入端。其逻辑框图、符号及引脚排列如图1－1(a)、(b)、(c)所示。
图1－1 74LS20逻辑框图、逻辑符号及引脚排列
1、与非门的逻辑功能
与非门的逻辑功能是：当输入端中有一个或一个以上是低电平时，输出端为高电平；只有当输入端全部为高电平时，输出端才是低电平（即有“0”得“1”，全“1”得“0”。）
其逻辑表达式为 Y＝
2、TTL与非门的主要参数
(1)低电平输出电源电流ICCL和高电平输出电源电流ICCH
与非门处于不同的工作状态，电源提供的电流是不同的。ICCL是指所有输入端悬空，输出端空载时，电源提供器件的电流。ICCH是指输出端空截，每个门各有一个以上的输入端接地，其余输入端悬空，电源提供给器件的电流。通常ICCL＞ICCH，它们的大小标志着器件静态功耗的大小。器件的最大功耗为PCCL＝VCCICCL。手册中提供的电源电流和功耗值是指整个器件总的电源电流和总的功耗。ICCL和ICCH测试电路如图1－2(a)、(b)所示。
[注意]：TTL电路对电源电压要求较严，电源电压VCC只允许在＋5V±10％的范围内工作，超过5.5V将损坏器件；低于4.5V器件的逻辑功能将不正常。
图1－2 TTL与非门静态参数测试电路图
(2)低电平输入电流IiL和高电平输入电流IiH。IiL是指被测输入端接地，其余输入端悬空，输出端空载时，由被测输入端流出的电流值。在多级门电路中，IiL相当于前级门输出低电平时，后级向前级门灌入的电流，因此它关系到前级门的灌电流负载能力，即直接影响前级门电路带负载的个数，因此希望IiL小些。
IiH是指被测输入端接高电平，其余输入端接地，输出端空载时，流入被测输入端的电流值。在多级门电路中，它相当于前级门输出高电平时，前级门的拉电流负载，其大小关系到前级门的拉电流负载能力，希望IiH小些。由于IiH较小，难以测量，一般免于测试。
IiL与IiH的测试电路如图1－2(c)、(d)所示。
(3)扇出系数NO
扇出系数NO是指门电路能驱动同类门的个数，它是衡量门电路负载能力的一个参数，TTL与非门有两种不同性质的负载，即灌电流负载和拉电流负载，因此有两种扇出系数，即低电平扇出系数NOL和高电平扇出系数NOH。通常IiH＜IiL，则NOH＞NOL，故常以NOL作为门的扇出系数。
NOL的测试电路如图1－3所示，门的输入端全部悬空，输出端接灌电流负载RL，调节RL使IOL增大，VOL随之增高，当VOL达到VOLm（手册中规定低电平规范值0.4V）时的IOL就是允许灌入的最大负载电流，则
 |
通常NOL≥8
(4)电压传输特性
门的输出电压vO随输入电压vi而变化的曲线vo＝f(vi) 称为门的电压传输特性，通过它可读得门电路的一些重要参数，如输出高电平 VOH、输出低电平VOL、关门电平VOff、开门电平VON、阈值电平VT 及抗干扰容限VNL、VNH等值。测试电路如图1－4所示，采用逐点测试法，即调节RW，逐点测得Vi及VO，然后绘成曲线。
图1－3 扇出系数试测电路 图1－4 传输特性测试电路
(5)平均传输延迟时间tpd
tpd是衡量门电路开关速度的参数，它是指输出波形边沿的0.5Vm至输入波形对应边沿0.5Vm点的时间间隔，如图1－5所示。
(a) 传输延迟特性 (b) tpd的测试电路
图1－5
 |
tpd的测试电路如图1－5(b)所示，由于TTL门电路的延迟时间较小，直接测量时对信号发生器和示波器的性能要求较高，故实验采用测量由奇数个与非门组成的环形振荡器的振荡周期T来求得。 其工作原理是：假设电路在接通电源后某一瞬间，电路中的A点为逻辑“1”，经过三级门的延迟后，使A点由原来的逻辑“1”变为逻辑“0”；再经过三级门的延迟后，A点电平又重新回到逻辑“1”。电路中其它各点电平也跟随变化。说明使A点发生一个周期的振荡，必须经过6 级门的延迟时间。因此平均传输延迟时间为
TTL电路的tpd一般在10nS～40nS之间。
74LS20主要电参数规范如表1－1所示
表1－1
|
参数名称和符号 |
规范值 |
单位 |
测 试 条 件 | ||
|
直流参数 |
通导电源电流 |
ICCL |
＜14 |
mA |
VCC＝5V，输入端悬空，输出端空载 |
|
截止电源电流 |
ICCH |
＜7 |
mA |
VCC＝5V，输入端接地，输出端空载 | |
|
低电平输入电流 |
IiL |
≤1.4 |
mA |
VCC＝5V，被测输入端接地，其他输入端悬空，输出端空载 | |
|
高电平输入电流 |
IiH |
＜50 |
μA |
VCC＝5V，被测输入端Vin＝2.4V，其他输入端接地，输出端空载。 | |
|
＜1 |
mA |
VCC＝5V，被测输入端Vin＝5V，其他输入端接地，输出端空载。 | |||
|
输出高电平 |
VOH |
≥3.4 |
V |
VCC＝5V，被测输入端Vin＝0.8V，其他输入端悬空，IOH＝400μA。 | |
|
输出低电平 |
VOL |
＜0.3 |
V |
VCC＝5V，输入端Vin＝2.0V， IOL＝12.8mA。 | |
|
扇出系数 |
NO |
4～8 |
V |
同VOH和VOL | |
|
交流参数 |
平均传输延迟时间 |
tpd |
≤20 |
ns |
VCC＝5V，被测输入端输入信号： Vin＝3.0V，f＝2MHz。 |
三、数字电路实验箱实验设备与器件
1、+5V直流电源 2、逻辑电平开关
3、逻辑电平显示器 4、直流数字电压表
5、直流毫安表 6、直流微安表
7、74LS20×2、1K、10K电位器，200Ω电阻器(0.5W)
四、数字电路实验箱实验内容
在合适的位置选取一个14P插座，按定位标记插好74LS20集成块。
1、验证TTL集成与非门74LS20的逻辑功能
按图1－6接线，门的四个输入端接逻辑开关输出插口，以提供“0”与
“1”电平信号，开关向上，输出逻辑“1”，向下为逻辑“0”。门的输出端接由 LED发光二极管组成的逻辑电平显示器（又称0－1指示器）的显示插口，LED亮为逻辑“1”， 不亮为逻辑“0”。按表1－2的真值表逐个测试集成块中两个与非门的逻辑功能。74LS20有4个输入端，有16个最小项，在实际测试时，只要通过对输入1111、0111、1011、1101、1110五项进行检测就可判断其逻辑功能是否正常。
2、74LS20主要参数的测试
(1)分别按图1－2、1－3、1－5(b)接线并进行测试，将测试结果记入表1－3中。
五、实验报告
1、记录、整理实验结果，并对结果进行分析。
2、画出实测的电压传输特性曲线，并从中读出各有关参数值。
六、集成电路芯片简介
数字电路实验中所用到的集成芯片都是双列直插式的，其引脚排列规则如图1－1所示。识别方法是：正对集成电路型号（如74LS20）或看标记（左边的缺口或小圆点标记），从左下角开始按逆时针方向以1，2，3，…依次排列到最后一脚（在左上角）。在标准形TTL集成电路中，电源端VCC一般排在左上端，接地端GND一般排在右下端。如74LS20为14脚芯片，14脚为VCC，7脚为GND。若集成芯片引脚上的功能标号为NC，则表示该引脚为空脚，与内部电路不连接。
七、TTL集成电路使用规则
1、接插集成块时，要认清定位标记，不得插反。
2、电源电压使用范围为＋4.5V～＋5.5V之间，实验中要求使用Vcc＝＋5V。电源极性绝对不允许接错。
3、闲置输入端处理方法
(1) 悬空，相当于正逻辑“1”，对于一般小规模集成电路的数据输入端，实验时允许悬空处理。但易受外界干扰，导致电路的逻辑功能不正常。因此，对于接有长线的输入端，中规模以上的集成电路和使用集成电路较多的复杂电路，所有控制输入端必须按逻辑要求接入电路，不允许悬空。
(2) 直接接电源电压VCC（也可以串入一只1～10KΩ的固定电阻）或接至某一固定电压(＋2.4≤V≤4.5V)的电源上，或与输入端为接地的多余与非门的输出端相接。
(3) 若前级驱动能力允许，可以与使用的输入端并联。
4、输入端通过电阻接地，电阻值的大小将直接影响电路所处的状态。当R≤680Ω时，输入端相当于逻辑“0”；当R≥4.7 KΩ时，输入端相当于逻辑“1”。对于不同系列的器件，要求的阻值不同。
5、输出端不允许并联使用（集电极开路门(OC)和三态输出门电路(3S)除外）。否则不仅会使电路逻辑功能混乱，并会导致器件损坏。
6、输出端不允许直接接地或直接接＋5V电源，否则将损坏器件，有时为了使后级电路获得较高的输出电平，允许输出端通过电阻R接至Vcc，一般取R＝3～5.1 KΩ。
